《炬豐科技-半導體工藝》 碳化矽大功率高頻電子器件上的薄氮化鎵

書籍:《炬豐科技-半導體工藝》

文章: 碳化矽大功率高頻電子器件上的薄氮化鎵

編號:JFKJ-21-1162

作者:華林科納

在碳化矽(SiC)上開發了更薄的III族氮化物結構,以期實現高功率和高效能高頻薄高電子遷移率電晶體和其他器件。新結構使用高質量的60奈米無晶界氮化鋁成核層來避免大面積的擴充套件缺陷,而不是1-2米厚的氮化鎵緩衝層(圖1)。成核層允許在0。2 m內生長高質量的氮化鎵。

《炬豐科技-半導體工藝》 碳化矽大功率高頻電子器件上的薄氮化鎵

圖1 使用(a)常規和(b)低TBR氮化鋁成核在氮化鎵/氮化鋁/碳化矽介面沿[112–0]方向的橫截面透射電子顯微影象。氮化鎵/低TBR氮化鋁奈米線/碳化矽的高倍放大影象。氮化鎵/低TBR氮化鋁奈米線介面的高解析度影象。(e)低TBR氮化鋁奈米線/碳化矽介面的高解析度影象。比例尺在(a)和(b)中為100奈米。

通常較厚的緩衝層用於過渡和減少由氮化鎵和碳化矽之間3。5%的晶格失配引起的缺陷——對於藍寶石和矽等其他襯底,失配要高得多。這些厚層給高功率和高頻器件帶來了問題。這些層通常摻雜碳或鐵以增加電阻,目的是限制電流流向溝道區,避免寄生傳導的洩漏效應。摻雜會產生電荷俘獲狀態,從而對電流等效能產生負面影響在射頻操作中崩潰。

更薄的器件還應該具有更低的熱阻,從而改善熱管理。在GaN/AlN/SiC介面產生的空隙和位錯等結構缺陷引入了熱邊界電阻(TBR),導致HEMTs中的溝道溫度額外上升30–40%。

所需昂貴材料的減少是這項工作的另一個吸引力。包括前體和氣體在內的原材料將減少90%,同時由於所需的生長時間減少,加工成本也將降低。

新的氮化鋁成核過程避免了通常的晶粒狀形態,這種形態往往會導致柱狀生長,缺陷會被帶入上方的氮化鎵中。通常的顆粒性是由於生長表面上鋁原子的低遷移率。

在矽面4H碳化矽上生長第三族氮化物材料。熱壁金屬有機化學氣相沉積(MOCVD)被用於產生具有60奈米AlN成核、200奈米GaN溝道,高達1。5奈米的氮化鋁夾層、10–14奈米的鋁鎵氮阻擋層(~30%鋁)和2奈米的氮化鎵帽。60奈米氮化鋁是利用熱壁生長的低熱邊界電阻(低TBR)技術生產的。儘管該結構很薄,但估算了低108/cm2範圍內的穿透位錯密度,

比相同厚度的典型GaN層小兩個數量級。在具有2奈米氮化鎵帽和14奈米鋁0。29鎵0。71氮勢壘的結構上進行的非接觸霍爾測量給出了9。8×1012/cm2的二維電子氣體密度和2050cm2/V-s的遷移率。薄層電阻為315ω/平方。在具有2奈米氮化鎵帽、10奈米鋁0。3鎵0。7氮阻擋層和1奈米氮化鋁中間層的材料上生產測試電晶體。源極/漏極採用基於Tanta- lum的觸點,接觸電阻為0。3ω-mm。該器件實現了1。1A/mm的高導通電流密度和1。3ω-mm的低歸一化導通電阻(圖2)。

《炬豐科技-半導體工藝》 碳化矽大功率高頻電子器件上的薄氮化鎵

圖2(a) DC漏極電流-電壓(IDS–VDS)特性,(10V漏極偏置下的傳輸特性和柵極與漏極電流(VDS)作為柵極電壓的函式(VGS),(c)跨導(gm)作為柵極電位的函式,以及(d)射頻輸出功率密度作為T-HEMT的VDSQ的函式。沒有頂部有源層的異質結構的垂直和橫向擊穿特性。

飽和電流保持在30V漏極偏置。當漏極偏置為10V時,夾斷現象明顯,跨導達到500mS/mm。亞閾值擺幅取決於柵極長度:0。1 m為250mV/10,0。2 m為130mV/10。0。1m和0。2 m柵極的擊穿電壓分別為70V和140V。

擊穿電壓和柵極長度之間的線性關係表明,由於柵極長度和柵極到漏極間距的尺寸有限,擊穿是橫向發生的。”柵極-漏極間距為2米,遠低於通常用於氮化鎵高遷移率電晶體的10-20米表現。此外,傳統的氮化鎵功率HEMTs具有微米級的柵極長度。在30千兆赫下的負載牽引測量給出了40V漏源靜態偏置(VDSQ)下5。8W/mm的峰值射頻功率密度。

在沒有上部氮化鋁/氮化鋁鎵層的外延疊層上的擊穿測量給出了在橫向和垂直方向上高達1。5kV的擊穿電壓。在這兩種情況下,故障都是由於接觸的不良描繪。因此,電池堆的實際擊穿電壓預計會更高。換句話說,擊穿受到表面的限制,這證實沒有介面載流子。

頂部