減小石英晶振尺寸對電路設計有影響嗎?

小型化是電子行業的持續趨勢,可穿戴裝置、智慧家居裝置、移動裝置、汽車應用中的電子產品……這些只是需要越來越小的元件的應用的幾個例子。每個電子元件製造商都在努力將越來越小的元件推向市場。但是這種尺寸減小會在設計過程中導致不同的問題,為了幫助解決其中一些問題,本文將重點介紹縮小石英晶體尺寸時對設計的影響。

減小石英晶振尺寸對電路設計有影響嗎?

首先可以說晶體的尺寸越小,諧振頻率越高。對於石英,石英毛坯的厚度與諧振頻率成反比關係。這意味著當坯料變薄時,頻率會增加。相反,這意味著需要更厚的坯料才能獲得更低的頻率。由於更小的封裝也更薄,因此在物理上不再可能在 2。0 x 1。6 mm 封裝中提供低於 16 MHz 的頻率或在 1。6 x 1。2 mm 封裝中提供低於 24 MHz 的頻率。從較大尺寸切換到較小尺寸時需要考慮到這一點。

較小晶體的另一個特點是等效串聯電阻 (ESR) 更高。晶體的 ESR 取決於幾個引數,例如頻率、晶體尺寸、電極尺寸和安裝結構。但一般來說,晶體越小,ESR 就越高。在設計評估期間,需要考慮 ESR,以確保可以保證穩定的振盪。穩定振盪的特徵是安全係數為 5 或更大。安全係數,通常也稱為負電阻比,由負電阻與 ESR 的比率定義。安全係數的計算公式見公式(1)。

減小石英晶振尺寸對電路設計有影響嗎?

電路中的負電阻可以透過在晶體上串聯一個電位器來測量,如圖1所示。電位器的電阻需要增加,直到晶體停止振盪——這個電阻值標誌著R ADDmax。使用 R ADDmax 和晶體的最大 ESR,可以計算負電阻和安全係數。

如果 ESR 增加,則安全係數會降低。因此,無法再保證晶體的安全振盪 (SF ‹ 5)。如果在舊設計中使用較小的晶體來替換較大的晶體,這實際上很容易發生。

減小石英晶振尺寸對電路設計有影響嗎?

圖 :帶有 R

ADD 的

電路圖

但是在這種情況下,如何提高安全係數並保證振盪穩定呢?提高負電阻和安全係數的最簡單方法是降低 C a和 C b。當降低 C a和 C b 時,它會導致 R ADD在振盪停止的點上更高。這導致負電阻的改善和安全係數的增加。這就是為什麼較小的晶體通常以較低的負載電容出售。因此,當考慮從較大的晶體更改為較小的晶體時,應該記住,它也需要更換電容器。

降低 C a和 C b時需要考慮的事項,由於坯料和電極的尺寸,較大晶體的調節更高。此外,當降低電路中的負載電容時,微調會增加。因此重新設計具有較小晶體的電路時,可以預期微調較少,頻率更穩定。當電路中的負載電容需要減小以保持負電阻和安全係數,微調也會增加。當較小的晶體替換較大的晶體時,整體上的調整將保持不變甚至增加。因此,在小晶體設計過程中的一個重要步驟是為 C 選擇合適的電容器a和 C b並評估電路中的正確負載電容。只有這樣才能保證晶體在其規格範圍內振盪。

頂部